ID Artikel: 000082228 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/06/2018

Mengapa Intel® Arria® 10 dan Intel Cyclone® PCIe* Hard IP 10 GX tidak memungkinkan TLP penyelesaian penulisan memori untuk lulus TLP baca memori?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Ada batasan desain dalam Intel® Arria® 10 dan Intel Cyclone® PCIe* Hard IP 10 GX yang tidak memiliki buffer bypass untuk menyimpan TPS baca memori.  Jika tidak ada kredit untuk mengirim TPS baca memori apa pun, TPS ini akan tetap berada dalam antrean, yang menyebabkan TPS penyelesaian penulisan memori menjadi head-of-line yang diblokir.  Intel® Arria® 10 dan Intel Cyclone® 10 GX PCIe* Hard IPs tidak memungkinkan TLP penyelesaian penulisan memori untuk lulus TLP baca memori karena Hard IP tidak memiliki buffer bypass untuk mengesampingkan TPS baca memori dan memberi jalan kepada TLP penyelesaian penulisan memori untuk memajukan TPS baca memori ini.

    Resolusi

    Tidak ada solusi untuk masalah ini.  Aplikasi pengguna dan perangkat lunak harus mengetahui batasan dan mengurus skenario ini.

    Masalah ini tidak akan diperbaiki pada versi rilis perangkat lunak IP apa pun di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.