ID Artikel: 000082439 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/06/2014

Migrasi desain perangkat V Stratix Anda dari rilis perangkat lunak Quartus II versi 13.1 ke versi rilis 14.0 menghasilkan pesan galat

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Saat Anda mengupgrade IP desain perangkat V Stratix® Anda dari Rilis perangkat lunak Quartus® II versi 13.1 untuk rilis versi 14.0, Anda mungkin menghasilkan pesan galat berikut:

    Error (138003): Can't write incremental compilation assignments. Quartus II Settings File D:/altera/14.0/tiger_test/top_restored_upgrade/top.qsf is unwritable. Error (140001): Can't write LogicLock assignments. The Quartus II Settings File D:/altera/14.0/tiger_test/top_restored_upgrade/top.qsf is unwritable.
    Resolusi

    Anda dapat mengabaikan pesan galat ini; proyek Anda akan berhasil Mengkompilasi.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.