ID Artikel: 000082529 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/01/2018

Mengapa sinyal Intel® HDMI* IP RX vid_lock terhapus ketika geometri waktu video tidak konsisten?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • HDMI* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dengan IP Intel® HDMI*, vid_lock sinyal RX mungkin tidak menegaskan jika geometri waktu video tidak konsisten.

    HDMI RX IP memeriksa lebar HSYNC yang konsisten, lebar VSYNC, parameter Htotal, Hactive, Vtotal, dan Vactive di seluruh frame untuk membuat video stabil yang memenuhi syarat dan menegaskan vid_lock.

    Jika parameter video ini tidak konsisten di seluruh frame vid_lock dihapus dan vid_data, vid_hsync, vid_vsync, dan vid_de tidak valid.

    Resolusi

    Masalah ini telah diperbaiki pada perangkat lunak Intel® Quartus® Prime versi 17.1.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Arria® 10 FPGA dan SoC FPGA
    Arria® V FPGA dan SoC FPGA
    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.