Proses kalibrasi pemberhentian transiver pada chip memakan waktu 33.000 siklus cal_blk_clk dari penegasan sinyal cal_blk_powerdown pada Stratix® IV GX/T dan perangkat Arria® II GX/Z.
Periode waktu ini berlaku untuk blok kalibrasi yang mengontrol satu, atau beberapa blok transiver.
1
Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.