Intel® Arria® 10 PCIe* Hard IP Avalon®-MM TXS bridge tidak mendukung penyelesaian tanpa data setelah mengirim permintaan baca memori ketika RootPort berada dalam D-state manajemen daya apa pun.

Menurut spesifikasi PCIe, ketika RootPort mengirimkan permintaan memori selama D-state manajemen daya, EndPoint harus mengembalikan penyelesaian tanpa data. Sementara Intel® Arria® 10 PCIe* Hard IP dapat menerima penyelesaian tanpa data, jembatan TXS Avalon®-MM selalu mengharapkan penyelesaian dengan data. Bridge Avalon-MM TXS akan hilang setiap penyelesaian tanpa data setelah permintaan baca memori dikirim dari antarmuka Avalon-MM TXS.

Ketika aplikasi pengguna menggunakan Antarmuka Intel® Arria® 10 Avalon® MM untuk PCIe* dalam mode Root Port, endpoint yang terhubung akan selalu menerima penyelesaian dengan data setelah endpoint mengirimkan permintaan baca memori.

Menurut spesifikasi PCIe*, ketika RootPort berada dalam D-state manajemen daya apa pun, ia harus mengirim penyelesaian tanpa data setelah menerima permintaan baca memori. Antarmuka Intel® Arria® 10 Avalon®-MM untuk PCIe* dalam mode Root Port yang melanggar aturan ini.

Tidak ada solusi untuk masalah ini. Aplikasi dan perangkat lunak pengguna harus mengetahui batasan dan memastikan bahwa skenario ini tidak terjadi.

Saat menggunakan Antarmuka Intel® Arria® 10 Avalon®-MM untuk PCIe* dalam mode Root Port, waspadalah bahwa endpoint akan selalu menerima penyelesaian dengan data dari Antarmuka Intel® Arria® 10 Avalon® MM untuk PCIe* dalam mode Root Port.

Masalah ini tidak akan diperbaiki dalam rilis Intel® Quartus® Perangkat Lunak Edisi Prime di masa mendatang karena Intel® Arria® 10 Hard IP memiliki dukungan terbatas untuk D-state manajemen daya.