ID Artikel: 000082956 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 19/10/2018

Bagaimana cara mengakses ruang register Transceiver PHY menggunakan port phy_mgmt_addr Streaming Serial Lite III Intel® FPGA IP Core untuk Intel® Stratix® 10 L-/H-Tbin?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Serial Lite III Streaming Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Untuk mengakses ruang register Transceiver PHY menggunakan port phy_mgmt_addr Streaming Serial Lite III Intel® FPGA IP Core untuk Intel® Stratix® 10 L-/H-Tbin, gunakan MSB bus sebagai berikut:

    • Set phy_mgmt_addr[msb] = 1 untuk mengakses ruang register PHY Transceiver Intel Stratix 10 L-/H-Tile
    • Set phy_mgmt_addr[msb] = 0 untuk mengakses Streaming Serial Lite III Intel FPGA IP Core Configuration and Status Register (CSR)
    Resolusi

    Penggunaan alamat ini akan didokumentasikan dalam revisi Serial Lite III Streaming Intel FPGA IP Panduan Pengguna Inti di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.