Masalah Kritis
Contoh proyek untuk desain yang dihasilkan dengan HardCopy Mode Kompatibilitas yang diaktifkan dapat gagal untuk mensimulasikan.
Solusi untuk masalah ini adalah mengubah dua file, sebagai berikut:
- Dalam editor teks, buka file
_example_design/simulation/_example_sim/ submodules/_example_sim__example_sim.v
- Pada file di atas, ubah baris
.INIT_FILE = (“dut_dut_e0_if0_p0_sequencer_rom.v”)
Untuk.INIT_FILE = (“_example_sim__example_sim_e0_if0_p0_sequencer_rom.v”)
- Dalam editor teks, buka file
_example_design/simulation/_example_sim.qsf
- Pada berkas di atas, tambahkan baris berikut:
set_global_assignment -name EDA_TEST_BENCH_FILE _example_sim/submodules/hc_rom_reconfig_gen.sv - section_id uniphy_rtl_simulation -hdl_version SystemVerilog_2005
Danset_global_assignment -name SOURCE_FILE _example_sim/submodules/_example_sim_ _example_sim_e0_if0_p0_sequencer_rom.hex