ID Artikel: 000083198 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/05/2018

Mengapa port Ax, Ay, Az, dan Chainin hilang dari simbol blok dan templat instantiasi HDL Intel® Stratix® 10 IP DSP Titik Apung Asli?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Native Floating Point DSP Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dengan Intel® Stratix® 10 IP Floating Point DSP Asli di Intel® Quartus® perangkat lunak Prime Pro versi 17.1, Anda dapat mengamati bahwa port Ax, Ay, Az, dan Chainin hilang dari simbol blok dan template instantiasi HDL jika IP dikonfigurasi dengan Vector Mode 2.

    Resolusi

    Masalah ini telah diperbaiki mulai pada v18.0 pada perangkat lunak Intel Quartus Prime Pro.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.