ID Artikel: 000083199 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 12/10/2018

Mengapa Intel® Stratix® Latensi Rendah 40-Gbps Ethernet IP Core gagal mendeteksi dan menandai paket berukuran besar ketika panjang frame lebih besar atau sama dengan 0x10000?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Low Latency 40G Ethernet Intel® FPGA IP untuk Arria® 10 dan Stratix® V
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena batasan kode, penghitung panjang frame di Intel® Stratix® 10 Low Latency 40-Gbps Ethernet IP Core akan meluap ketika panjang frame lebih besar atau sama dengan byte 0x10000h. INTEL® STRATIX® 10 Low Latency 40-Gbps Ethernet IP akan gagal mendeteksi bahwa panjang paket lebih besar dari panjang yang didefinisikan dalam MAX_TX_SIZE_CONFIG/MAX_RX_SIZE_CONFIG register, dan sebagai konsekuensinya, register counter frame oversize tidak akan mengalami peningkatan untuk mengindikasikan penerimaan frame yang terlalu besar.

    Resolusi

    Untuk mengatasi masalah ini, gunakan panjang frame kurang dari 0x10000h byte.

    Masalah ini telah diperbaiki mulai pada perangkat lunak Intel® Quartus® Prime versi 18.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.