Masalah Kritis
Deskripsi
Untuk antarmuka DDR2 dan DDR3 yang menargetkan Arria V atau Cyclone Perangkat V dengan parameter Aktifkan Antarmuka Memori Eksternal Keras dihidupkan dan Aktifkan Register Konfigurasi dan Status Parameter antarmuka dihidupkan, desain Anda mungkin gagal dalam kompilasi dengan galat yang mirip dengan berikut:
Error: Can't route signal "dut:inst|dut_0002:dut_inst|dut_p0:p0|
dut_p0_acv_hard_memphy:umemphy|csr_afi_cal_success" to atom "dut:inst|dut_0002:dut_inst|dut_p0:p0|dut_p0_acv_hard_memphy:
umemphy|dut_p0_phy_csr:phy_csr_inst|csr_register_0004[24]".
Masalah ini akan diperbaiki di versi DDR2 mendatang dan DDR3 SDRAM Controller dengan UniPHY.
Resolusi
Di editor teks, buka file RTL submodules/_p0_acv_hard_memphy.v
Pada berkas di atas, ubah baris berikut:
assign csr_afi_cal_success = afi_cal_success;�
assign csr_afi_cal_fail = afi_cal_fail;
Untuk
assign csr_afi_cal_success = io_intaficalsuccess;�
assign csr_afi_cal_fail = io_intaficalfail;