ID Artikel: 000083328 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/08/2018

Mengapa Retrain Link dengan Perform Equalization bit diatur ke 1 menyebabkan Intel® Arria® 10 Gen3 PCIe* Root Port turun kereta ke kecepatan Gen1?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Melatih kembali link Intel® Arria® 10 Gen3 PCIe* Root Port dengan Perform Equalization bit (Link Control 3 register 0x304 bit[0]) dan Retrain Link bit (Link Control and Status register 0x90 bit[5]) diatur ke 1 dapat menyebabkan tautan Gen3 ke down train ke kecepatan Gen1. Tidak seperti bit Retrain Link, bit Perform Equalization tidak dihapus secara otomatis setelah diatur ke 1 , menyebabkan LTSSM terus-menerus memasuki status Dan waktu keluar Equalization.

    Resolusi

    Untuk mengatasi masalah ini, hapus bit Perform Equalization ke 0 selama Equalization Phase 3 (ltssmstate: 0x1E) sebelum timeout (24ms) terjadi. Masalah ini tidak akan diperbaiki dalam rilis perangkat lunak Intel® Quartus® Prime di masa depan.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Arria® 10 FPGA dan SoC FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.