ID Artikel: 000083441 Jenis Konten: Instal & Pengaturan Terakhir Ditinjau: 04/10/2018

Saat menggabungkan desain FPGA Intel® Cyclone® 10, mengapa saya melihat Galat Internal berikut: Sub-sistem: FDI_DATA, File: /quartus/ddb/fdi/fdi_timing_model.cpp, Baris: 753

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dengan Perangkat Lunak Intel® Quartus® Prime Edisi Pro v18.0, Intel® Cyclone® desain FPGA 10 GX mungkin melihat Kesalahan Internal berikut: Sub-sistem: FDI_DATA, File: /quartus/ddb/fdi/fdi_timing_model.cpp, Baris: 753 selama tahapan fitter kompilasi.

    Masalah ini terjadi ketika rangkaian perangkat Intel Cyclone 10 GX diinstal tanpa menginstal Intel® Arria® 10 file rangkaian perangkat.

    Resolusi

    Anda disarankan untuk menginstal berkas database rangkaian Intel® FPGA Arria® 10 perangkat untuk mengatasi masalah ini.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 19.1.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Cyclone® 10 FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA
    Intel® Cyclone® 10 GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.