ID Artikel: 000083574 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/07/2014

Gagal membaca register CIOCONTROL pada perangkat CT_1_3

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam SoCEDS versi 13.1, galat ini mungkin terlihat pada ARM® DS-5 Altera Edition dari saat menargetkan perangkat inti tunggal Cyclone® V SoC.

    Resolusi

    Masalah ini diselesaikan dimulai dengan SoC EDS, 14.0 yang telah memperluas dukungan untuk Cyclone perangkat inti tunggal V SoC di DS-5.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Cyclone® V FPGA dan SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.