ID Artikel: 000083609 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 23/12/2014

Galat (129029): Port input CLK pada atom "<dll instance="">", yang merupakan arriav_dll primitif, tidak terhubung ke File sumber yang valid: /dll.v Line: 53</dll>

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Output PLL tidak dapat terhubung ke DLL secara langsung ketika Aktifkan akses ke port shift fase dinamis dipilih di Altera PLL MegaWizard™ GUI. Perangkat lunak Quartus® II mencoba memasukkan pll_dll_output atom di antara PLL dan DLL dan menyebabkan kesalahan yang lebih bugar di atas.

    Resolusi

    Untuk mengatasi masalah ini, masukkan atom seperti yang ditunjukkan pll_dll_output di bawah ini:

    arriav_pll_dll_output arriav_pll_dll_output_test(
    .cclk(from_pll_outclk_0),
    .clkin(1\'b0),
    .clkout(to_dll_clk0)
    );

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.