ID Artikel: 000083667 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 30/09/2014

Galat: Parameter PLL Output Counter 'output_clock_frequency' diatur ke nilai ilegal dari '<clock frequency="">' pada node '<altlvds instance="" name="">pll_fclk~PLL_OUTPUT_COUNTER'</altlvds></clock>

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin mendapatkan galat ini saat memilih nilai pergeseran fase untuk apa fase penyelarasan 'rx_in' sehubungan dengan parameter 'rx_inclock' dalam megafungsi ALTLVDS_RX.  Kesalahan terjadi ketika memilih nilai shift fase ilegal.

    Karena bug dalam megafungsi ALTLVDS_RX, beberapa nilai pergeseran fase ilegal akan muncul dalam daftar tarik-turun megafungsi.

    Resolusi

    Anda harus memilih nilai pergeseran fase hukum dalam megafungsi, atau menentukan nilai shift fase yang Anda inginkan dalam berkas variasi megafungsi.

    Lihat solusi terkait di bawah ini untuk detail tentang cara menghitung nilai pergeseran fase hukum untuk parameter ini. 

    Artikel terkait

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.