ID Artikel: 000084437 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 12/01/2015

Mengapa Data Tulis Saluran 0 saya mencapai semua saluran PHY Asli saya dalam desain multikanal saya?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Quartus® II versi 14.1, data konfigurasi ulang Saluran 0 salah ditulis ke semua saluran dalam contohnya. Masalah ini terjadi ketika instans PHY Native multichannel menggunakan antarmuka yang dipetakan memori Avalon independen dan independen untuk rekonfigurasi dinamis.

    Resolusi

    Untuk mengatasi masalah ini,

    1. Buka file <variant_name>/alt_xcvr_native_avmm_nf.sv.
    2. Temukan baris 158.
    3. Ubah dari:

    Baris Saat Ini 158:

    menetapkan avmm_writedata[ig*8:8] = arb_writedata[7:0];

    Untuk:

    Baris terkoreksi 158:

    assign avmm_writedata[ig*8:8] = arb_writedata[ig*32 :8];

    Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Arria® 10 FPGA dan SoC FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.