ID Artikel: 000084447 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 04/06/2013

Mengapa proyek saya dengan antarmuka RLDRAM atau QDR berhenti di fitter?

Lingkungan

  • Perangkat Lunak Intel® Quartus® II
  • RLDRAM 3 UniPHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Quartus II, kompilasi mungkin tidak akan pernah selesai selama tahap fitter jika Anda membiarkan perangkat lunak Quartus® II menempatkan pin secara otomatis. Masalah ini disebabkan oleh tukang menempatkan beberapa pin strobo atau pin masker data (DM) dari antarmuka yang berbeda ke grup x4 DQ/DQS yang sama saat menggunakan RLDRAM II, RLDRAM III, QDR, atau QDR II.

    Resolusi

    Untuk mengatasi masalah ini, secara manual menempatkan pin strobo dan pin DM ke grup x4 DQ/DQS yang berbeda.

    Masalah ini telah diperbaiki di perangkat lunak Quartus® II versi 13.0.

    Produk Terkait

    Artikel ini berlaku untuk 18 produk

    Arria® II GX FPGA
    Arria® II GZ FPGA
    Perangkat ASIC HardCopy™ IV GX
    Stratix® III FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® V E FPGA
    Perangkat ASIC HardCopy™ III
    Perangkat ASIC HardCopy™ IV
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.