ID Artikel: 000084514 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/01/2015

Batasan waktu apa yang harus saya terapkan untuk sinyal clock yang dihasilkan dari osilator internal MAX®10?

Lingkungan

  • Perangkat Lunak Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Tergantung pada konfigurasi osilator internal Maks®, Anda harus menerapkan salah satu dari dua batasan waktu di bawah ini:

    Untuk pengaturan Frekuensi Clock 116 MHz:

    pengujian -nama create_clock -periode 116 MHz [get_pins -kompatibilitas {<path ke instancve>|int_osc_0|oscillator_dut|clkout}]

    Untuk pengaturan Frekuensi Clock 55 MHz:

    create_clock -name test -period 55MHz [get_pins -compatibility {<path to instancve>|int_osc_0|oscillator_dut|clkout}]

    Resolusi

    Batasan ini akan secara otomatis ditambahkan dalam rilis perangkat lunak Quartus® II di masa mendatang.

    Masalah ini telah diperbaiki pada perangkat lunak Intel® Quartus® versi 15.0

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.