ID Artikel: 000084734 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/06/2014

Apakah ada masalah yang diketahui dengan integritas sinyal Tx transiver yang dapat meningkatkan BER pada perangkat silikon produksi V GX Stratix®?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PHY Lite untuK Antarmuka Paralel Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ya, karena bug dalam perangkat lunak Quartus® II versi 12.0, 12.0SP1, dan 12.0SP2, Anda mungkin melihat kesalahan periodik pada pin Tx transiver perangkat produksi Stratix® V GX.

    Kesalahan akan menghasilkan peningkatan margin dalam gangguan Tx yang dapat mengakibatkan Bit Error Rate (BER) yang secara marginal lebih tinggi.

    Resolusi

    Untuk memperbaiki masalah ini, instal patch yang sesuai di bawah ini.

    Patch untuk perangkat lunak Quartus® II versi 12.0 dp2

    Patch untuk perangkat lunak Quartus® II versi 12.0 dp3

    Patch untuk perangkat lunak Quartus® II versi 12.0 SP1

    Patch untuk perangkat lunak Quartus® II versi 12.0 SP2

    Setelah menginstal patch, regenerasi PHY dan/atau sistem QSYS transceiver Anda dan rekompilasi ulang proyek Anda.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Stratix® V GX FPGA
    Stratix® V FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.