Anda akan melihat pesan kesalahan ini di perangkat lunak Quartus® II saat menggunakan mega fungsi ALTCLKCTRL yang diatur untuk jalur eksternal dan port 'ena'. Hal ini memengaruhi rangkaian perangkat Stratix® V, Arria® V, dan Cyclone® V.
Satu-satunya pengaturan hukum yang didukung untuk Bagaimana Anda ingin mendaftarkan port 'ena' adalah "tepi jatuh dari jam input." Namun, karena bug dalam perangkat lunak Quartus II hingga versi 13.0 SP1, Anda akan menerima kesalahan berikut selama kompilasi desain saat menggunakan opsi ini dalam fungsi mega ALTCLKCTRL:
Kesalahan (15845): Nilai ilegal "falling edge" untuk parameter ena_register_mode di Clock Enable Block "<altclkctrl instance name> sd1" -- nilainya harus double register saat input ena digunakan, dan jenis clocknya adalah "External Clock Output".
Jika Anda memerlukan penggunaan mega fungsi ALTCLKCTRL yang diatur untuk jalur eksternal dan port \'ena\' dalam keluarga perangkat yang terpengaruh, hubungi mySupport dan berikan nomor referensi berikut untuk solusi: rd08082013_561.
Masalah ini telah diperbaiki di Intel® Quartus® 13.1.