ID Artikel: 000084875 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 01/01/2015

Bagaimana cara memilih ATX PLL dalam Megawizard Triple Speed Ethernet (TSE)?

Lingkungan

  • Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Manajer Plug-in MegaWizard tidak memiliki opsi untuk memilih ATX PLL saat membuat Ethernet MAC dengan 1000BASE-X/SGMII PCS dan PMA. Stratix® perangkat IV GX/GT memiliki Auxiliary Transmit (ATX) PLL tambahan yang dapat digunakan pada transivator Ethernet MAC 1000BASE-x. Langkah-langkah di bawah ini menunjukkan cara menggunakan ATX PLL dalam desain transiver.

     

    1. Untuk menggunakan ATX PLL di Ethernet MAC dengan desain PCS dan PMA 1000BASE-X/SGMII, Anda harus menjalankan desain di Quartus. Perluas semua hierarki dalam desain Anda setelah Analisis &synthesis; Anda akan melihat Megafungsi AltGX dalam Ethernet MAC IP Anda.

     

    2. Anda dapat membuka inti ALTGX dengan Manajer Plug-in Megawizard dengan mengklik dua kali. Anda dapat melihat semua pengaturan yang dibuat oleh Megawizard pada saat ini. Sayangnya, opsi gunakan ATX PLL (di bawah pengaturan PLL) berwarna abu-abu.

     

    3. Kunjungi semua halaman pada Megawizard plug-in Manager dan salin semua pengaturan yang dibuat oleh Megawizard pada ALTGX. Tutup Manajer Megawizard.

     

    4. Langkah selanjutnya adalah membuat megafungsi ALTGX baru dengan ATX PLL yang dipilih. Buka lagi Megawizard Plug-in Manager dan kali ini buat megafungsi AltGX baru, (terletak di bawah IO/ALTGX). Gunakan semua pengaturan yang disalin pada langkah 3. Namun kali ini, pilih "gunakan ATX PLL".

     

    5. Menghasilkan Megafungsi ALTGX baru.

     

    6. Temukan dan buka file desain yang instantiate ALTGX di Ethernet IP. Dalam hal ini file adalah "altera_tse_gxb_gige_inst.v". Ganti ALTGXB lama dengan ALTGXB baru dengan ATX PLL yang dihasilkan pada langkah 5.

    Catatan: ALTGX baru tidak memiliki port 'fixedclk' dan 'fixedclk_fast'. Pastikan untuk mengomentarinya.

     

    Kode untuk ATXPLL terlihat seperti ini setelah modifikasi:

    menghasilkan jika ( DEVICE_FAMILY == "STRATIXIV" || DEVICE_FAMILY == "HARDCOPYIV")

    Mulai

                    altera_tse_alt4gxb_gige the_altera_tse_alt4gxb_gige// ALTGXB tanpa ATX PLL

        my_ALTGX_with_ATXPLL the_altera_tse_alt4gxb_gige// ALTGXB dengan ATX PLL

    (

    .cal_blk_clk (cal_blk_clk),

    .fixedclk(wire_reconfig_clk),

    .fixedclk_fast(1'b0),

    .gxb_powerdown (gxb_powerdown),

     

    7. Kompilasi ulang desainnya. Konfirmasikan perubahan dalam laporan yang lebih pas.

     

    Gambar di bawah ini menunjukkan lokasi inti AltGX, "altera_tse_alt4gxb_gige", dalam megakore TSE "my_ethernet".

     

     

     

     

    Figure 1

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Stratix® IV GX FPGA
    Stratix® IV FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.