ID Artikel: 000084951 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/09/2012

Apa saja batasan SDC yang setara dengan TimeQuest untuk register read capture kontroler lama QDR II SRAM dalam perangkat Stratix II?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Batasan TimeQuest SDC yang setara untuk Tangkapan baca kontroler lama QDRII SRAM dalam perangkat startix® II adalah:

set_max_delay -0,2 -dari * hingga resync*
set_min_delay -1,6 -dari * -ke resync*

Kendala ini dalam analisis waktu statis perangkat lunak Quartus® II (TAN) adalah:

set_instance_assignment -nama SETUP_RELATIONSHIP "– 0,2 ns" -dari * – hingga resync*
set_instance_assignment -name HOLD_RELATIONSHIP "– 1,6 ns" -dari * – hingga resync*

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® II FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.