ID Artikel: 000085054 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/09/2015

Mengapa alamat salah untuk port CRA pada Hard IP untuk PCI Express?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Terjemahan alamat Qsys untuk port CRA pada Avalon®-MM Hard IP untuk PCI Express® salah ketika menggunakan VHDL sebagai bahasa generasi.

    Masalah ini tidak terjadi ketika menggunakan VERILOG HDL.

    Resolusi

    Untuk mengatasi masalah ini di VHDL, edit file VHDL yang dihasilkan secara manual:

    Buka berkas Qsys .vhd , identifikasi komponennya altpcie_< device family>_hip_avmm_hwtcl .

    Ubah baris dari:
    CraAddress_i         : in  std_logic_vector(11 downto 0)

    Untuk
    CraAddress_i         : in  std_logic_vector(13 downto 2)

    Masalah ini dijadwalkan untuk diperbaiki dalam versi perangkat lunak Quartus® II di masa mendatang.

    Artikel terkait

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.