ID Artikel: 000085061 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 29/06/2014

Mengapa X ditampilkan di bus reconfig_to_xcvr dan reconfig_from_xcvr antara Pengontrol Konfigurasi Ulang dan TRANSIVER PHY dalam simulasi perangkat transiver Stratix V, Arria V, dan Cyclone V?

Lingkungan

  • Simulasi
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    X ditampilkan pada beberapa bit di bus reconfig_to_xcvr dan reconfig_from_xcvr antara Pengontrol Konfigurasi Ulang dan PHY transiver dalam simulasi perangkat transiver Stratix® V, Arria® V, dan Cyclone® V diharapkan. Bit ini disediakan untuk penggunaan di masa depan, dan dapat diabaikan dengan aman.

    Jika semua baris reconfig_to_xcvr atau reconfig_from_xcvr tampilan X ini tidak normal dan konektivitas harus diperiksa antara Pengonfigurasi Ulang dan PHY transiver, serta clock dan reset untuk memastikan pengoperasian yang benar.

    Produk Terkait

    Artikel ini berlaku untuk 10 produk

    Cyclone® V GX FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Cyclone® V GT FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.