ID Artikel: 000085128 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/08/2012

Apakah ada kondisi di mana CMU PLL transiver mungkin gagal terkunci setelah konfigurasi ulang CMU PLL di Stratix IV GX/GT, HardCopy IV GX, dan perangkat Arria II GX/GZ?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, CMU PLL transiver mungkin gagal terkunci pada Stratix® IV GX/GT, HardCopy® IV GX, dan perangkat Arria® II GX/GZ setelah konfigurasi dinamis CMU PLL dalam kasus sudut tertentu berikut.

  • Menggunakan pin REFCLK non-khusus untuk clock CMU PLL
    • Pin REFCLK dari luar blok transiver melalui jalur ITB
    • Port keluaran clock dari GPLL kiri/kanan (cascading PLL)
    • Pin input CLK khusus melalui jaringan GCLK

Dan

  • Pengabelan keras port reconfig_mode_sel ALTGX_RECONFIG MegaWizard® ke nilai tetap 3'b100 (mode konfigurasi ulang CMU PLL).

Masalah ini tidak terlihat dalam simulasi.

Masalah ini ada di semua versi perangkat lunak Quartus® II hingga dan termasuk Quartus II 10.1.

Untuk mengatasi masalah ini, Anda harus menginstal perangkat lunak Quartus II versi 10-1-SP1, dan meregenerasi komponen ALTGX_RECONFIG Megawizard Anda.

Produk Terkait

Artikel ini berlaku untuk 5 produk

Perangkat ASIC HardCopy™ IV GX
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.