ID Artikel: 000085272 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Dapatkah saya menggunakan asynchronous clear port (aclr) dari blok memori internal perangkat Altera untuk menghapus isi internal memori?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Tidak, Anda tidak dapat menggunakan port aclr blok memori internal perangkat Altera® untuk menghapus isi memori internal.

Port aclr hanya dapat digunakan untuk menghapus konten tahap register input dan output.

Produk Terkait

Artikel ini berlaku untuk 34 produk

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® FPGA
Stratix® GX FPGA
Arria® GX FPGA
Perangkat ASIC HardCopy™ III
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Perangkat ASIC HardCopy™ IV GX
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® FPGA
Perangkat ASIC HardCopy™ IV
Cyclone® III LS FPGA
Stratix® IV E FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.