Ketika input read_dummyclk dari INTEL® FPGA IP Paralel ASMI dinyatakan, IP melakukan pembacaan register kontrol nonvolatil dari perangkat konfigurasi EPCQ untuk menentukan jumlah siklus dummy yang diperlukan untuk operasi baca cepat.
Karena masalah dengan IP, output FPGA tidak dinyatakan tiga kali selama operasi status baca pada saat perangkat EPCQ harus mengembalikan data. Hal ini menyebabkan konflik pada sinyal DATA[3..0]. Konflik ini dapat berarti bahwa nilai yang salah dikembalikan.
Jangan gunakan opsi DUAL atau QUAD I/O yang tersedia pada Intel® FPGA IP ASMI Parallel.
Masalah ini telah diselesaikan dalam perangkat lunak Quartus II versi 14.0 dan seterusnya®.