clock0 Dan clock1.Batas frekuensi lantai VCO dapat diperpanjang di bawah 200 MHz tergantung pada proses, tegangan, dan suhu. Oleh karena itu, batas frekuensi lantai VCO dapat bervariasi dari satu sama lain. Sementara Altera menentukan frekuensi VCO minimum, frekuensi output clock tidak dapat dijamin jika clock input telah dilepas.
Ketika clock input dinonaktifkan, PLL akan kehilangan kunci dan LOCK pin akan rendah. Setelah clock input diterapkan kembali, PLL akan terkunci kembali ke sinyal clock dan waktu periode penguncian harus diizinkan untuk memastikan PLL telah mendapatkan kembali kunci.
Selama simulasi di perangkat lunak Altera® Quartus® II, output clock PLL akan rendah karena simulator tidak dapat memodel frekuensi hanyut. Pin LOCK juga akan rendah saat ini. Setelah clock input diterapkan kembali, output clock PLL akan mulai beralih dalam simulasi.