ID Artikel: 000085404 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/12/2013

Apa tujuan dari sinyal out1_n dan out2_n SoC HPS?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Saat merutekan output HPS UART ke FPGA, sinyal tambahan (out1_n dan out2_n) dihasilkan. Karena masalah, fungsi out1_n dan out2_n tidak dijelaskan di buku panduan perangkat

    Resolusi

    Kedua sinyal ini, out1_n, dan out2_n, adalah output yang ditetapkan pengguna dan dapat diatur ke rendah aktif dengan memprogram bit OUT1 atau OUT2 dari Daftar Kontrol MODEM ke tingkat tinggi. Operasi Master Reset menetapkan sinyal ini ke keadaan tidak aktif (tinggi).

    Informasi ini ditambahkan mulai dari rilis 15.1 buku panduan perangkat.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.