Deskripsi
ALTGX Megawizard memungkinkan maksimum 10 clock referensi input sebagai sumber ke ATX_PLL. Ketika pengguna memilih nilai dari 1 hingga 9 untuk ATX PLL di opsi 'Apa sumber clock input yang dipilih untuk PLLs Rx/Tx?' desain gagal kompilasi. Perangkat lunak Quartus® II akan menghasilkan kesalahan yang mengatakan misalnya bahwa inclk [1] dari ATX PLL tidak dapat dihubungkan.
Solusi berikut diperlukan
- Pilih '0' sebagai sumber clock input untuk ATX PLL dan
- Hubungkan pll_inclk_rx_cruclk [0] sebagai sumber clock input untuk ATX PLL dalam desain Anda
Masalah ini terjadi pada perangkat lunak Quartus® II versi 9.1 dan dijadwalkan akan diperbaiki perangkat lunak Quartus® II versi 9.1 SP1.