Perangkat Lunak Quartus® II salah menghasilkan galat ini jika desain transiver IV GX Stratix memiliki saluran transiver dan blok PLL ATX yang terhubung ke blok yang berbeda.
Blok PLL ATX pada perangkat Stratix® IV GX harus terhubung ke blok kalibrasi (CAL) untuk menerima arus referensi kesenjangan pita. Dalam beberapa paket perangkat, ada dua blok CAL per sisi. Setiap blok CAL memberikan kontrol ke blok transiver tertentu dan blok PLL ATX.
Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.
Untuk mengatasi galat ini, gunakan setidaknya satu saluran transiver yang dikalibrasi oleh blok CAL yang sama seperti pada ATX PLL.
Sebagai contoh, pertimbangkan bahwa Anda menggunakan perangkat EP4SGX530NF45. Perangkat ini berisi 4 blok transiver dan dua blok ATX PLL per sisi. ATX PLL R1 dikalibrasi oleh CAL block R1 dan saluran GXBR0 dan GXBR1 dikalibrasi oleh CAL block R0. Jika ATX PLL R1 digunakan untuk memberikan clock ke saluran pemancar yang ditugaskan di GXBR0 atau GXBR1, Perangkat Lunak Quartus II akan menghasilkan galat. Untuk mengatasi kesalahan kompilasi, tetapkan saluran di blok transiver GXBR2 atau GXBR3 (kedua blok transiver ini dikontrol oleh CAL block R1). Anda dapat membuat instans transiver tambahan, atau menetapkan instans yang ada untuk menggunakan blok transiver ini.