ID Artikel: 000085550 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 18/03/2013

Galat Internal: Sub-sistem: CDB_SGATE, File: /quartus/db/cdb_sgate/cdb_sgate_wys_ram_block.cpp, Baris: 475

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dalam perangkat lunak Quartus® II versi 11.1 SP2 dan sebelumnya, Anda mungkin melihat galat ini saat mengkompirasi desain yang menargetkan perangkat Cyclone® III. Galat ini dapat terjadi jika opsi Auto RAM Block Balancing diaktifkan di Berkas Pengaturan Quartus II Anda (.qsf):

set_global_assignment -name AUTO_RAM_BLOCK_BALANCING ON

Perhatikan bahwa ini adalah nilai bawaan untuk penetapan ini.

Resolusi

Untuk mengatasi masalah ini, matikan opsi Penyeimbangan Blok RAM Otomatis menggunakan penugasan di bawah ini di .qsf Anda:

set_global_assignment -name AUTO_RAM_BLOCK_BALANCING OFF

Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus II di masa mendatang.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Cyclone® III FPGA
Cyclone® III LS FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.