Deskripsi
Yes.Harap hapus batasan berikut pada jalur PCS-PCD Rx pada file SDC yang dihasilkan oleh inti IP CPRI:
set_multicycle_path -dari [get_clocks {*receive_pcs0|recoveredclk rxclk_div4 rxclk_div2}] -ke [get_clocks rxclk] -setup -end 2
set_multicycle_path -dari [get_clocks {*receive_pcs0|recoveredclk rxclk_div4 rxclk_div2}] -hingga [get_clocks rxclk] -hold -end 2
Kemudian tambahkan batasan berikut dalam file SDC yang dihasilkan oleh inti CPRI IP:
Jika {$::quartus(nomeofexecutable) == "quartus_fit"} {
set_min_delay –dari {*wire_receive_pcs0_dataoutfull*} –hingga {*|buf_wr_data*} 1.500
}
Dalam CPRI IP core v10.1 kami telah menghilangkan semua batasan multi siklus dalam file SDC dan memperbaiki kode RTL dengan file SDC yang diperbarui.