Masalah Kritis
Masalah ini memengaruhi produk DDR3.
Kesalahan simulasi dapat terjadi ketika Anda menyimulasikan laju kuartal Desain DDR3 menggunakan VHDL dan ModelSim, dengan Ping Pong PHY diaktifkan dan mode kalibrasi diatur ke Cepat atau Penuh.
Solusi untuk masalah ini adalah melakukan salah satu hal berikut: atur mode kalibrasi ke Lewati; gunakan Verilog alih-alih VHDL; Atau gunakan simulator yang berbeda.
Masalah ini akan diperbaiki dalam rilis mendatang.