ID Artikel: 000085922 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/01/2016

Mengapa Altera Hard IP untuk PCI Express saya tidak masuk ke loopback kepatuhan dalam mode Gen 3?

Lingkungan

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Altera® inti Hard IP untuk PCI® Express tidak akan masuk ke mode loopback kepatuhan pada tingkat Gen3 jika kepatuhan menerima bit di ruang register konfigurasi, belum diatur oleh master loopback.
    Resolusi Untuk mematuhi Spesifikasi PCI Express, pastikan master loopback Anda mengatur kepatuhan menerima bit dengan benar.

    Artikel terkait

    Produk Terkait

    Artikel ini berlaku untuk 7 produk

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Intel® Arria® 10 GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.