Jika tampilan register di Arm DS-5 Altera Edition dibiarkan terbuka melihat konten register yang terletak di dalam fabric FPGA ketika sesi debugging ditutup, tampilan register dapat macet saat sesi debug baru dimulai.
Masalah ini terjadi karena Arm DS-5 Altera Edition tidak dapat mengakses register dalam FPGA hingga jembatan HPS diaktifkan.
Untuk mengatasi masalah ini, pastikan bahwa tampilan register di Arm DS-5 Altera Edition ditutup atau diminimalkan sebelum mengakhiri sesi debug.
Untuk mengatasi masalah ini jika tampilan register Anda membeku:
1. Tutup tampilan register secara manual dari menu Jendela
2. Lepaskan sesi debug aktif
3. Mulai sesi debug baru dan buka tampilan register dari Menu Jendela (tampilan register akan terbuka dengan semua set register diminimalkan).
Masalah ini dijadwalkan akan diperbaiki dalam versi Arm DS-5 Altera Edition mendatang.