Pemrograman dengan EthernetBlaster
Masalah ini memengaruhi board produksi Rev A dan Rev B pada Stratix® Kit Pengembangan IV GX yang berisi stiker p/n yang berakhiran -EN130A, -EN140A, atau -0A (misalnya 6XX-41284R-0A). Stiker p/n terletak di braket PCI Express logam. Board yang lebih baru menggunakan ON Semiconductor (NLAS4717EPMTR2G) yang tidak menunjukkan masalah ini.
EthernetBlaster menggunakan clock rate yang lebih tinggi dibandingkan kabel unduhan USB-Blaster™ tertanam. Board pengembangan memiliki perangkat MAX® II dalam rantai JTAG dan output TDO tidak dapat mendorong kapasitas switch cukup keras agar rantai JTAG beroperasi dengan kecepatan yang lebih tinggi.
Untuk memungkinkan pemrograman FPGA melalui penggunaan EthernetBlaster, alihkan perangkat MAX II dari rantai JTAG. Hal ini dapat dilakukan dengan mengatur posisi 1 switch JTAG (Rev A - SW4 atau Rev B - SW6) ke posisi "ON".
Pin tambahan "fsm_d32"
Bus data FSM 32-bit diberi nama fsm_d[31:0]. Pin tambahan fsm_d32 pin, yang ditemukan dalam contoh desain BUP, tidak ditentukan dalam manual referensi board pengembangan Stratix IV GX atau skematik board.
Peringatan kritis berikut akan dilaporkan selama proses fitter Quartus® II. Lepas pin redundan fsm_d32 dari contoh desain untuk menghapus peringatan penting.
Peringatan Kritis yang dilaporkan oleh pengobaran yang lebih bugar:
Peringatan Kritis: Tidak ada penetapan lokasi pin yang tepat untuk 1 pin dari total 111 pin
Info: Pin fsm_d[32] tidak ditetapkan ke lokasi yang tepat pada perangkat
Masalah ini akan diperbaiki dalam rilis kit pengembangan di masa depan.
Gambar perangkat lunak pengguna pemuatan BUP
Ada bug dalam desain Stratix IV GX Development Kit Board Update Portal (BUP) yang mencegah perangkat lunak pengguna dimuat oleh prosesor Nios® II Anda. Gambar perangkat keras pengguna tidak terpengaruh, begitu juga dengan citra pabrik. Versi yang terpengaruh termasuk penginstal kit pengembangan untuk perangkat lunak Quartus II versi 9.0, 9.0 SP1, dan 9.1. Bug ini akan diperbaiki dalam rilis kit pengembangan di masa mendatang.
Masalahnya ada di reconfig_utils.h yang merupakan bagian dari web_server desain BUP di direktori software_examples. Baris 51 dan 52 salah dibaca:
#define USER_SW_IMAGE_OFFSET 0x02820000
#define USER_SW_IMAGE_OFFSET 0x02800000
Garis-garis ini harus dibaca:
#define USER_SW_IMAGE_OFFSET 0x02820000
#define USER_SW_IMAGE_OFFSET 0x02800000
Hal ini menyebabkan berkas flash perangkat lunak yang dibuat pengguna diprogram ke lokasi yang salah di flash CFI saat menggunakan desain BUP untuk memprogram gambar pengguna. Untuk memperbaiki masalahnya, Anda dapat mengkompilasi ulang perangkat lunak pabrik atau mengunduh citra perangkat lunak pabrik yang diperbaiki, dan memprogram ulang gambar perangkat lunak pabrik pada kit pengembangan Anda.
Untuk mengkompilasi ulang perangkat lunak pabrik, jalankan terlebih dahulu aplikasi create-this dari direktori web_server yang ditemukan di software_examples pada file sumber BUP. Selanjutnya, buat berkas .flash dari .elf menggunakan perintah berikut:
elf2flash --base=0x0a000000 --end=0x0bffffff --reset=0x02020000 --input=web_server.elf --output=web_server.flash --/components/altera_nios2/boot_loader_cfi.srec
Untuk memprogram ulang gambar perangkat lunak pabrik ke flash CFI, gunakan perintah berikut di direktori yang sama seperti web_server.flash:
nios2-flash-programmer -b 0x0a000000 web_server.flash
Setelah memprogram gambar perangkat lunak pabrik, daya siklus board dan ikuti instruksi untuk memuat citra perangkat keras dan perangkat lunak pabrik menggunakan halaman web BUP. Jika proses di atas tidak berhasil, flash CFI Anda mungkin tidak berisi citra pabrik. Ikuti panduan pengguna kit pengembangan tentang memulihkan konten flash pabrik, dan ulangi proses di atas.