ID Artikel: 000086127 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 10/02/2016

Apa tujuan dari bidang Penspasian Saluran, saat menerapkan PLL fraksional dalam megafungsi PLL Altera?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Penspasian kanal PLL didefinisikan sebagai akurasi yang diinginkan dari frekuensi output yang disintesis, sebagaimana diukur sebelum efek pembagi output.

Bidang ini dapat diedit di Altera® Megafungsi PLL ketika mode fraksional dipilih. Granularitas penspasian adalah fungsi frekuensi Phase Frequency Detector (PFD) (fPFD) dan resolusi Delta-Sigma-Modulator (DSM). 
Misalnya, untuk DSM fPLL 24-bit, penspasian saluran ini memiliki nilai minimum fPFD/(2^24).

Dalam hal menerapkan atau menggunakan fitur ini, jika misalnya Anda akan mensintesis clock keluaran 300 MHz dan memerlukan akurasi 100ppm atau lebih baik, ini akan diterjemahkan ke dalam persyaratan penspasian saluran sebesar 30 KHz atau lebih kecil, itulah yang akan Anda masukkan ke dalam megafungsi.

Perhatikan bahwa, dalam mode fraksional, ada pertukaran antara penspasian saluran dan performa loop. Panduan umum adalah menggunakan penspasian saluran terbesar yang dapat diterima untuk aplikasi, ini akan memberikan performa gangguan terbaik dan waktu penguncian tercepat untuk loop.

Produk Terkait

Artikel ini berlaku untuk 14 produk

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.