ID Artikel: 000086148 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 23/06/2021

Mengapa PHY Lite untuk Antarmuka Paralel Intel FPGA IPgagal dalam perangkat keras ketika VCO berjalan sekitar 1066 MHz (dengan frekuensi Antarmuka sekitar 266/533/1066MHz)?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 21.2 dan sebelumnya, Anda mungkin melihat slip data pada jalur output hingga 800 siklus ketika frekuensi PHY Lite untuk Antarmuka Paralel Intel FPGA IP VCO sekitar 1066 MHz, (yaitu, frekuensi antarmuka sekitar 266MHz, 533MHz atau 1066MHz). Masalah ini hanya mempengaruhi perangkat Intel Agilex® 7 FPGA dan tergantung PVT, yang dapat terjadi bahkan setelah pengujian perangkat keras berhasil.

    Resolusi

    Sebuah patch sedang dibuat untuk memperbaiki masalah ini di Intel® Quartus® Prime Pro Edition Software versi 21.2

    Masalah ini diperbaiki dimulai dengan Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 21.3.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA dan SoC FPGA Intel® Agilex™

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.