ID Artikel: 000086154 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 09/04/2018

Galat Internal: Sub-sistem: LAB, File: /quartus/legality/lab/lab_nd_config_creator_module.cpp, Baris: 970

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di perangkat lunak Intel® Quartus® Prime Edisi Pro versi 17.1 Pembaruan 2 dan sebelumnya, Anda mungkin melihat galat ini saat mengkompirasi desain Intel Stratix® 10 yang menggunakan partisi desain. Galat terjadi ketika Anda memiliki port partisi yang tidak terhubung.

    Resolusi

    Untuk mengatasi masalah ini, pastikan bahwa semua port partisi terhubung ke logika.

    Masalah ini telah diperbaiki dimulai dengan versi 18.0 dari perangkat lunak Intel Quartus Prime Edisi Pro.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.