ID Artikel: 000086200 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 11/09/2012

Galat: Galat penugasan: lebar inclk sumber dalam Pernyataan Penetapan Sinyal harus cocok dengan lebar hasil

Lingkungan

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Meskipun Quartus® Batasan APEX perangkat lunak II versi 2.0 dengan benar Frekuensi input PLL perangkat II ke 420 MHz, perangkat lunak salah menempatkan batasan yang sama ini pada clock input diferensial kecepatan tinggi (LVDS, LVPECL, dan teknologi HyperTransport™). APEX II mendukung clock input LVDS hingga 500 MHz, seperti yang dinyatakan dalam solusi, Berapa frekuensi clock input diferensial kecepatan tinggi maksimum (LVDS, LVPECL, dan teknologi HyperTransport) yang APEX dukungan perangkat II?

    Masalah ini telah diperbaiki pada perangkat lunak Quartus II versi 2.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.