ID Artikel: 000086393 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/10/2018

Galat Kompiler Internal: Tidak ada informasi siklus mulai untuk node yang ditanyakan: sync_out

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® FPGA SDK untuk OpenCL™ Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat pesan galat ini ketika Intel® FPGA SDK untuk kompiler OpenCL™ menjalankan kernel autorun.

    OpenCL dan logo OpenCL adalah merek dagang dari Apple Inc. yang digunakan oleh Khronos dengan izin.

    Resolusi

    Masalah ini telah diperbaiki berawal dari Intel FPGA SDK untuk perangkat lunak pengkompiler OpenCL versi 18.0.

     

     

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Intel® Arria® 10 FPGA dan SoC FPGA
    Arria® V FPGA dan SoC FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA
    Stratix® V FPGA
    Cyclone® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.