ID Artikel: 000086687 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 17/03/2021

Galat(14566): Fitter tidak dapat menempatkan 1 komponen perifer karena konflik dengan batasan yang ada (1 PHYLITE_GROUP).

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Quartus® Prime Edisi Standard
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena batasan PHY Lite untuk Antarmuka Paralel Intel® FPGA IP, Anda mungkin melihat pesan galat di atas jika Anda memiliki lebih dari satu PHY Lite untuk Antarmuka Paralel Intel FPGA IP tempat di bank I/O yang sama.

    Resolusi

    Untuk mengatasi masalah ini, hindari menempatkan lebih dari satu PHY Lite untuk Antarmuka Paralel Intel® FPGA IP tempat di bank I/O yang sama. Ini karena setiap PHY Lite untuk Antarmuka Paralel Intel FPGA IP memiliki persyaratan antarmuka khusus yang memerlukan pengaturan PLL tertentu. Namun, hanya ada satu PLL yang tersedia di bank tertentu.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.