ID Artikel: 000086992 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 19/04/2017

Petunjuk Testbench Panduan Pengguna Fungsi RapidIO MegaCore untuk ModelSim Memerlukan Modifikasi

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • RapidIO (IDLE1 hingga 5,0 Gbaud) Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Panduan Pengguna Fungsi RapidIO MegaCore mencakup instruksi untuk menjalankan testbench demonstrasi dan simulasi dalam Mentor Graphics Simulator ModelSim. Untuk menyimulasikan testbench ini dengan benar di Simulator ModelSim, Anda harus menggunakan perintah ld-debug untuk memastikan bahwa informasi yang relevan tidak dikompilasi jauh oleh simulator. Namun instruksi tersebut secara keliru menentukan Anda harus menggunakan perintah ld.

    Jika Anda menerapkan instruksi dalam panduan pengguna tanpa mengubah perintah ld, simulasi ModelSim mungkin gagal dan ditampilkan pesan galat "Optimasi gagal. Kesalahan saat memuat desain".

    Resolusi

    Untuk mengatasi masalah ini, ganti ld perintah dengan ld-debug perintah dalam instruksi yang diberikan panduan pengguna untuk menyimulasikan testbench di simulator ModelSim.

    Masalah ini diperbaiki pada panduan pengguna RapidIO IP Core versi 17.0.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.