ID Artikel: 000087042 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/05/2015

Beberapa Variasi 40-100 GbE IP Core 100 GbE Latensi Rendah Memiliki Bandwidth yang Lebih Rendah dari Yang Diharapkan Karena Salah Nilai pada IPG_COL_REM Register

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Register IPG_COL_REM inti IP Latensi Rendah 40-100 GbE pada 0x406 offset harus memiliki nilai 20 desimal dalam variasi 100 GbE dan nilai 4 desimal dalam variasi 40 GbE. Namun, LL 40-100 GbE IP core v14.1 menetapkan register ini ke nilai 4 in Variasi 100 GbE.

    Masalah ini berlaku untuk semua inti LL 100 GbE IP yang Anda inginkan tentukan celah antar paket dalam editor parameter LL 40-100 GbE.

    Masalah ini mengurangi bandwidth inti LL 100 GbE IP.

    Resolusi

    Untuk mengatasi masalah ini dan memperbaiki celah interpaket , tulis nilai 20 desimal ke register IPG_COL_REM dalam variasi inti LL 100 GbE IP Anda.

    Masalah ini diperbaiki pada versi 15.0 dari Latensi Rendah 40- dan 100-Gbps Ethernet MAC dan PHY IP core.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.