ID Artikel: 000087072 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/11/2011

Stratix V Hard IP untuk PCI Express Root Port Bus dan Pembatasan Nomor Perangkat

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Stratix V Hard IP untuk Nomor BUS PCI Express Root Port dan Nomor Perangkat dibatasi hingga nilai 0.

    Resolusi

    Saat mengakses Ruang Konfigurasi Port Root Anda harus tetapkan Nomor Bus Port Akar dan Nomor Perangkat nilai 0.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.