ID Artikel: 000087141 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 26/02/2016

Galat: Sebutkan shift fase yang benar

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • Avalon ALTPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin melihat galat ini saat menggunakan Intel® FPGA IP PLL dengan perangkat Stratix® V, Arria® V, dan Cyclone® V serta menentukan pergeseran fase untuk beberapa clock output. IP mungkin menunjukkan galat ini jika satu atau beberapa pengaturan pergeseran fase tidak dapat dicapai. Namun, mungkin juga mencantumkan pengaturan Shift Fase Aktual yang juga tidak valid.

    Resolusi

    Untuk mendapatkan pengaturan shift fase sedekat mungkin dengan apa yang Anda inginkan untuk beberapa frekuensi clock output, gunakan opsi Physical Output Enable dan masukkan nilai counter M dan N secara manual untuk mencapai frekuensi VCO yang memungkinkan Anda mencapai frekuensi output yang diperlukan serta resolusi langkah fase yang sesuai.

    Artikel terkait

     

      Produk Terkait

      Artikel ini berlaku untuk 14 produk

      Cyclone® V SX SoC FPGA
      Cyclone® V GT FPGA
      Stratix® V GX FPGA
      Stratix® V GT FPGA
      Stratix® V GS FPGA
      Arria® V GZ FPGA
      Arria® V SX SoC FPGA
      Cyclone® V ST SoC FPGA
      Arria® V ST SoC FPGA
      Arria® V GX FPGA
      Arria® V GT FPGA
      Cyclone® V E FPGA
      Stratix® V E FPGA
      Cyclone® V SE SoC FPGA

      Perlu bantuan lainnya?

      Hubungi dukungan

      Pelepasan tanggung jawab

      1

      Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

      Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.