ID Artikel: 000088050 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 24/11/2021

Mengapa U-boot SPL terjebak ketika warm reset dipicu terus menerus?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam SPL U-boot versi 2020.10 dan sebelumnya, ketika reset hangat dipicu terus menerus, SPL U-boot mungkin terjebak pada pesan di bawah ini:

    U-Boot SPL 2020.10 (Jul 01 2021 - 14:23:45 +0800)
Reset state: Warm (Triggered by Watchdog 0)
MPU     1000000 kHz
L3 main   400000 kHz
Main VCO  2000000 kHz
Per VCO   2000000 kHz
EOSC1    25000 kHz
HPS MMC   50000 kHz
UART    100000 kHz
DDR: 4096 MiB

    Masalah ini hanya terjadi setelah memicu ribuan reset hangat dan kadang-kadang tidak akan terjadi sama sekali.

     

    Resolusi

    Tidak ada perbaikan untuk masalah ini saat ini.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    FPGA dan SoC FPGA Intel® Agilex™
    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.