ID Artikel: 000094431 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/01/2024

Mengapa penulisan RAM M20K saya gagal setelah operasi Konfigurasi Ulang Sebagian?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • On-Chip Memory (RAM atau ROM) Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 23.1 dan versi sebelumnya, Anda mungkin melihat kesalahan tulis RAM M20K terjadi setelah operasi konfigurasi ulang parsial (PR).

    Masalah ini disebabkan oleh gangguan clock pada clock MUX yang dibagi antara wilayah desain statis dan PR selama urutan konfigurasi ulang parsial. Masalah ini hanya terjadi pada perangkat seri F/I Intel Agilex® 7.

    Resolusi

    Masalah ini diperbaiki dimulai dengan Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 23.2.

    Alat ini akan secara otomatis memperbaiki pertentangan dan masalah mengambang pada clock MUX untuk mencegah penguncian M20K selama konfigurasi ulang parsial.

    Catatan: Dalam Intel® Quartus® Prime Pro Edition Software versi 23.2 ada beberapa skenario yang dapat menyebabkan kegagalan fungsional M20K selama operasi PR. Untuk pembaruan terbaru, lihat KDB: Mengapa penulisan ke M20K gagal setelah Konfigurasi Ulang Sebagian?

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    FPGA dan SoC FPGA Intel® Agilex™ Seri F
    Intel® Agilex™ 7 FPGA dan SoC FPGA Seri I

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.