VHDL: Pohon Penambah Biner

author-image

Oleh

Contoh ini menguraikan suatu tree adder biner 8-bit dalam VHDL. Untuk perangkat dengan tabel pencarian 4 input dalam elemen logika (LEs), menggunakan struktur tree adder biner dapat secara signifikan meningkatkan performa.

Gambar 1. Diagram tingkat atas pohon tambahan biner.

Unduh file yang digunakan dalam contoh ini:

Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Intel® Design Example License Agreement.

Tabel 1. Daftar Port Pohon Adder Biner

Deskripsi Jenis Nama Port
a[7:0], b[7:0], c[7:0],
d[7:0], e[7:0]
Input Input data 8-bit
Clk Input Input clock
hasil[7:0] Output Keluaran data 8-bit

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.